Eine leistungsstarke Universal-Gate-Implementierung mit geringem Stromverbrauch

È stata presentata una nuova tecnica per la riduzione della potenza chiamata Voltage Scaling Stacked Transistor (VS-STACK). La tecnica proposta è stata confrontata con alcune delle tecniche esistenti per la riduzione della potenza. I risultati mostrano una riduzione colossale del consumo energetico per il gate NOR a 2 ingressi. Il consumo di energia viene ridotto dal 20% al 90%. Inoltre, c'è un'enorme miglioramento del prodotto potenza-latency. Pertanto, questa tecnica può essere utilizzata per circuiti ad alta velocità. Il circuito opera in regime di sottosoglia, adatto per applicazioni che richiedono un consumo energetico estremamente basso.