Eine leistungsstarke Universal-Gate-Implementierung mit geringem Stromverbrauch

Une nouvelle technique de réduction de la consommation d'énergie appelée Voltage Scaling Stacked Transistor (VS-STACK) a été présentée. La technique proposée a été comparée à certaines des techniques existantes de réduction de la consommation d'énergie. Les résultats montrent une réduction colossale de la consommation d'énergie pour la porte NOR à 2 entrées. La consommation d'énergie est réduite de 20 % à 90 %. De plus, il y a une amélioration énorme du produit de puissance-délai. Par conséquent, cette technique peut être utilisée pour des circuits à haute vitesse. Le circuit fonctionne en dessous du seuil, ce qui le rend adapté aux applications nécessitant une consommation d'énergie extrêmement faible.